Suche   Â
Synopsys verbessert FPGA-Synthese-Software Synplify durch bis zu vierfach kürzere Laufzeit und neue Team-Design-Fähigkeiten
ID: 265564
Neue Release bietet auch DesignWare-Library-IP-Unterstützung für Production FPGA DesignsHighlights der 2010.09-Release:
- Bis zu 4-fache Verkürzung der Synthese-Laufzeit- Neuer Global Placer für Qualitätsverbesserungen bestehender Designs- Neue Team-Design-Funktionalität für nebenläufige FPGA-Entwicklung- Neue Unterstützung für DesignWare-Library-Datenpfad- und Funktionsbaustein-Komponenten für die FPGA-Implementierung und ASIC-Prototyping
(firmenpresse) - München, 28. Sept. 2010 - Synopsys, Inc. (NASDAQ: SNPS), ein weltweit führender Anbieter von Software und IP zum Entwurf, zur Verifikation und zur Fertigung integrierter Schaltungen, hat heute die Verfügbarkeit verbesserter Funktionen seiner FPGA-Synthesetools Synplify Pro® und Synplify® Premier vermeldet. Die neuen Features der 2010.09-Release verkürzen die Laufzeiten der Logiksynthese und ermöglichen eine raschere Durchführung inkrementeller Designänderungen nach Erstellung der Netzliste. Die umfassende Unterstützung für Synopsys-DesignWare-Library-Datenpfad- und Funktionsbaustein-Komponenten ermöglicht die Verwendung einheitlichen RTL-Codes vom Prototypen bis zur Serienfertigung. Ferner gibt es ein einzigartiges Team Design Interface, das geografisch voneinander entfernten Teams erlaubt, Teile des Designs parallel zu bearbeiten, um so die Performance der Logiksynthese und die Ergebnisqualität ihrer Entwürfe zu erhöhen.
"Designer verlangen zunehmend nach kurzer Entwurfsdurchlaufzeit, nach raschem und präzisem Feedback über die Design Performance sowie nach Tools, welche die Produktivität ihrer geografisch verteilten Entwicklungsteams erhöhen", erklärt Ed Bard, Senior Director des Bereichs Marketing der Solutions Group bei Synopsys. "Wir haben die neuesten Releases von Synplify Pro und Synplify Premier vor dem Hintergrund dieser Anforderungen weiterentwickelt. Entwickler von FPGAs sowohl für den produktiven Einsatz als auch für ASIC-Prototyping werden von den Vorteilen der verkürzten, leicht zu bedienenden, auf Synplify basierenden Designflows profitieren."
"Als führender Anbieter von FPGAs sind wir sehr angetan von Synopsys" Engagement, ihre hochwertige DesignWare IP auch FPGA-Entwicklern zur Verfügung zu stellen. Die aufeinander abgestimmte Unterstützung für die DesignWare Library wird die Anwenderproduktivität in FPGA Designflows erheblich steigern", meint Tom Feist, Senior Director of Marketing for ISE Design Suite bei Xilinx. "Wir haben eng mit Synopsys zusammengearbeitet, um sicherzustellen, dass unsere gemeinsamen Kunden die Power Effizienz, Performance, Kapazität und das gute Preis-Leistungsverhältnis unserer FPGAs der Virtex-6-, Spartan-6- und der neuen 28nm-7-Serien nutzen können. Der neue Team Designflow, die verkürzten Laufzeiten und die hohe Ergebnisqualität der Synplify-FPGA-Synthesetools werden für umfangreiche Designs mit bis zu zwei Millionen Logikzellen entscheidend sein."
"Die Team-Design-Funktionalität des Synthesetools Synplify ergänzt die Incremental-Compilation-Technologie in unserer Quartus-II-Software dahingehend, dass die Anwender eine dramatische Reduktion der Entwurfsiterationszeiten erzielen", erläutert Phil Simpson, Senior Manager, Software Technical Marketing and EDA Relationships bei Altera Corporation. "Kunden, die beim Entwurf mit unseren Arria-, Cyclone- oder Stratix-FPGAs auf diese Lösungen setzen, werden kurze Entwurfszeiten mit höherer Ergebnisqualität und gesteigerter Produktivität erzielen."
Die Synplify-Pro- und Synplify-Premier-Produkt-Releases 2010.09 bieten jetzt auch Synthese-Unterstützung für SiliconBlues iCE65-Familie von Low Power FPGAs. Kunden mit aktiver All-Vendor-Konfiguration erhalten Unterstützung für diese FPGAs ohne zusätzliche Kosten.
"Die Einführungsrate unserer mobileFPGA-Bausteine ist sehr hoch, insbesondere wenn man berücksichtigt, dass viele unserer Entwickler noch nie FPGAs eingesetzt haben", berichtete Kapil Shankar, CEO von SiliconBlue Technologies. "Die FPGA-Syntheselösung Synplify von Synopsys wird diese Rate weiter erhöhen, weil sie Anwender in die Lage versetzt, höchste Ergebnisqualität bei gleichzeitig geringem Flächenbedarf schnell und einfach zu erreichen, so dass deren Mobiltelefone schnellstmöglich auf den Markt gebracht werden können."
Bis zu vierfache Verbesserung der Syntheselaufzeit
Der FAST-Logic-Synthesis-Mode von Synplify Premier bietet nunmehr eine 4-fache Geschwindigkeitssteigerung gegenüber der herkömmlichen Logiksynthese auf einem Ein-Prozessor-Rechner. Die neue Compile-Point-Technologie ermöglicht zusätzliche Performance-Verbesserungen durch automatische parallele Ausführung der timing-gesteuerten Synthese für verschiedene Teile des Designs, d. h. durch Ausnutzung der Vorteile von Computern mit Mehr-Prozessorkernen.
Physical Synthesis mit neuem Global Placer zur inkrementellen Verbesserung der Ergebnisqualität
Ein neuer Physical Synthesis Flow innerhalb von Synplify Premier verwendet Synopsys" Global-Placer-Technologie, um Performance-Verbesserungen an einem bereits existierenden, platzierten und verdrahteten Design vorzunehmen. Physical Constraints werden automatisch aus vorangegangenen Place&Route-Durchläufen bestimmt. Dies macht den Flow einfach in der Benutzung für Logiksynthese-Anwender, weil die Notwendigkeit eines komplexen Physical-Constraint Setups für sie entfällt.
Team Design Interface und Bottom Up Flows erlauben Parallel-Entwicklung
Sowohl Synplify Premier als auch Synplify Pro beinhalten neue Team-Design-Funktionalität für hierarchisches Projektmanagement und nebenläufige Entwicklung. Designblöcke oder zuvor verifizierte Design IP können intern erstellt und gemeinsam genutzt werden. Floorplanning ist nicht erforderlich, was diesen Flow einfach handhabbar macht. Teams können nun ihre Implementierungsergebnisse und Syntheseeinstellungen für jeden Block hierarchisch verwalten und überprüfen. Mitglieder des Entwicklungsteams können eine Momentaufnahme eines Blocks generieren und die Design Files dem Teamleiter zur Integration in das Gesamtdesign übergeben. Design-Blöcke können sowohl auf RT- als auch auf EDIF-Ebene integriert werden. Dies spart Zeit, bewahrt die Performance und stellt vorhersagbare Ergebnisse sicher.
Umfassende DesignWare-Library-Unterstützung für FPGA-basiertes Prototyping
Synplify Premier unterstützt jetzt die gesamte Palette von Datenpfad- und Funktionsbaustein-Komponenten der DesignWare-Library. Anwender von Synplify Premier können somit ASIC RTL Code synthetisieren, der irgendwelche DesignWare-Library-Komponenten instanziiert, um FPGA-basierte Prototypen ihrer ASIC Designs zu entwickeln und dabei performance-optimierte Ergebnisse zu erzielen. Die Unterstützung von ASIC- und FPGA-Komponenten sind nun synchronisiert, um zur Sicherstellung des Einsatzes derselben DesignWare-Library-Komponente im Prototypen wie auch im ASIC beizutragen.
Verfügbarkeit
Die 2010.09-Release der Produkte Synplify Pro und Synplify Premier ist ab sofort verfügbar und kann von bestehenden Kunden unter Wartung mittels SolvNet direkt von Synopsys bezogen werden. Die Synplify-FPGA-Syntheseprodukte werden auf 32- und 64-Bit-Plattformen unter Windows und Linux unterstützt.
Themen in dieser Pressemitteilung:
Unternehmensinformation / Kurzprofil:
Ãœber Synopsys
Synopsys, Inc. (Nasdaq: SNPS) ist ein weltweit führender Anbieter von Electronic-Design-Automation-(EDA)-Software für Entwürfe im Halbleiterbereich und versorgt den globalen Elektronikmarkt mit der nötigen Software, Intellectual Property (IP) und Dienstleistungen für den Entwurf und die Fertigung von Halbleiterprodukten. Synopsys´ umfassendes, integriertes Portfolio von Implementierungs-, Verifikations-, IP-, Fertigungs- und Field-Programmable-Gate-Array-(FPGA)-Lösungen hilft, den entscheidenden Heraus-forderungen zu begegnen, die sich Entwicklern und Herstellern heutzutage stellen, beispielsweise Power- und Yield-Management, Software-to-Silicon-Verifikation und Time-to-Results. Diese technologie-führenden Lösungen unterstützen die Kunden von Synopsys dabei, konkurrenzfähig zu sein und beste Produkte bei gleichzeitig reduzierten Kosten und Entwurfsrisiken rasch auf den Markt zu bringen. Synopsys hat seinen Hauptsitz in Mountain View, Kalifornien, und unterhält mehr als 65 Büros in Nordamerika, Europa, Japan, Asien und Indien. Besuchen Sie Synopsys online unter http://www.synopsys.com/.
Vorausschauende Aussagen
Diese Pressemitteilung enthält vorausschauende Aussagen innerhalb der Bedeutung des Abschnitts 27A des Securities Acts von 1933 und des Abschnitts 21E des Securities Exchange Acts von 1934, einschließlich Aussagen bezüglich des erwarteten Nutzens und des Datums der generellen Verfügbarkeit der HSPICE-Precision-Parallel-Technologie. Diese Aussagen basieren auf gegenwärtigen Erwartungen und Überzeugungen. Tatsächliche Ergebnisse könnten materiell von diesen Aussagen abweichen, was das Resultat unvorhergesehener Schwierigkeiten, von Unsicherheiten, die mit der Einführung eines jeden neuen Produkts einhergehen, sowie bestimmter im Abschnitt 10-K des Synopsys-Jahresberichts für das zum 31. Oktober 2009 endende Geschäftsjahr und darauf folgenden Formblättern 10-Q unter der Rubrik "Risk Factors" enthaltenen Aussagen sein kann."
###
Synopsys und HSPICE sind eingetragene Warenzeichen von Synopsys, Inc. Andere in dieser Mitteilung erwähnte Warenzeichen oder eingetragene Warenzeichen sind geistiges Eigentum ihrer jeweiligen Besitzer.
HBI Helga Bailey GmbH
Markus Krause
Stefan-George-Ring 2
81929
München
markus_krause(at)hbi.de
089 / 99 38 87 33
http://www.hbi.de
  
  
  
Datum: 28.09.2010 - 15:55 Uhr
Sprache: Deutsch
News-ID 265564
Anzahl Zeichen: 7299
Kontakt-Informationen:
Ansprechpartner: Markus Krause
Stadt:
Aschheim / Dornach
Telefon: 089 / 993200
Kategorie:
New Media & Software
Meldungsart:
Anmerkungen:
Diese Pressemitteilung wurde bisher 0 mal aufgerufen.
Die Pressemitteilung mit dem Titel:
"Synopsys verbessert FPGA-Synthese-Software Synplify durch bis zu vierfach kürzere Laufzeit und neue Team-Design-Fähigkeiten"
steht unter der journalistisch-redaktionellen Verantwortung von
Synopsys GmbH (Nachricht senden)
Beachten Sie bitte die weiteren Informationen zum Haftungsauschluß (gemäß TMG - TeleMedianGesetz) und dem Datenschutz (gemäß der DSGVO).